首页:修订间差异
来自清华大学高性能处理器实验室
跳到导航跳到搜索
(→◇ 专利列表) |
|||
(未显示同一用户的11个中间版本) | |||
第17行: | 第17行: | ||
本课题组隶属于清华大学微电子所,主要从事高性能数字信号处理器系统设计研究。 | 本课题组隶属于清华大学微电子所,主要从事高性能数字信号处理器系统设计研究。 | ||
课题组目前包括孙义和教授,[[何虎]]副教授,[[杨旭]]副教授,[[郭德源]] | 课题组目前包括孙义和教授,[[何虎]]副教授,[[杨旭]]副教授,[[郭德源]],麻军平,王旭,李丽斯,李源。 目前组内有博士研究生侯毓敏,硕士研究生尚瑛杰、赵烁,范军,董丽亚,张坤宁。 | ||
* '''主要专注方向''' | * '''主要专注方向''' | ||
** 高性能数字信号处理器(DSP)设计 | ** 高性能数字信号处理器(DSP)设计 | ||
** 嵌入式高性能CPU IP设计 | |||
** 计算存储一体计算机体系架构 | ** 计算存储一体计算机体系架构 | ||
** 仿生生长型神经网络 | ** 仿生生长型神经网络 | ||
第39行: | 第40行: | ||
** 首次实现VLIW流水线分支预测功能 | ** 首次实现VLIW流水线分支预测功能 | ||
** 兼容ARM v7a 指令集,1.9DMIPS/MHz,实测频率150MHz | ** 兼容ARM v7a 指令集,1.9DMIPS/MHz,实测频率150MHz | ||
** 实现了模拟电路隐蔽型硬件木马和抗硬件木马设计(R2D2: Runtime Reassurance and Detection of A2 Trojan Accepted by | ** 实现了模拟电路隐蔽型硬件木马和抗硬件木马设计(R2D2: Runtime Reassurance and Detection of A2 Trojan Accepted by HOST 2018 and TCAD) | ||
** 集成了嵌入式1Mb的ReRAM | ** 集成了嵌入式1Mb的ReRAM | ||
** Egret(RISC-V CPU) coming soon. | |||
[[File:Merlin.jpg|240px|Merlin Die]] [[File:Merlin_chip.jpg|180px|Merlin Chip]] | [[File:Merlin.jpg|240px|Merlin Die]] [[File:Merlin_chip.jpg|180px|Merlin Chip]] | ||
|- | |- | ||
第65行: | 第67行: | ||
** 完成了FPGA仿真过程,实现了主控CPU+LINUX以及PIM处理器原型验证。 | ** 完成了FPGA仿真过程,实现了主控CPU+LINUX以及PIM处理器原型验证。 | ||
** 目前正在完善软件编程模型。 | ** 目前正在完善软件编程模型。 | ||
**最新成果:A Processing-in-Memory Architecture Programming Paradigm for Wireless Internet-of-Things Applications. Sensors 2019, 19(1), 140; https://dx.doi.org/10.3390/s19010140 | |||
|- | |- | ||
| | | | ||
第78行: | 第81行: | ||
** 基于通用处理器指令集的LILY2架构处理器已经完成RTL设计,通用性能和DSP性能均优于同类处理器。 | ** 基于通用处理器指令集的LILY2架构处理器已经完成RTL设计,通用性能和DSP性能均优于同类处理器。 | ||
** 基于Lily架构的高性能密码处理器已经应用在中星微高清视频监控系统芯片中。目前已经流片量产。 | ** 基于Lily架构的高性能密码处理器已经应用在中星微高清视频监控系统芯片中。目前已经流片量产。 | ||
** 北京中星微电子有限公司和清华大学获得2018年度北京市科学技术一等奖。 | |||
** 论文:CDSP: A Solution for Privacy and Security of Multimedia Information Processing in Industrial Big Data and Internet of Things, https://doi.org/10.3390/s19030556 | |||
[[File:Svac_chip.jpg|150px|SVAC SoC Chip]] [[File:Svac_layout.jpg|210px|SVAC SoC Die]] | [[File:Svac_chip.jpg|150px|SVAC SoC Chip]] [[File:Svac_layout.jpg|210px|SVAC SoC Die]] | ||
|- | |- | ||
第115行: | 第120行: | ||
# 一种基于进化算法的自适应学习神经网络实现方法 | # 一种基于进化算法的自适应学习神经网络实现方法 | ||
# 一种改进型PAp分支预测方法 | # 一种改进型PAp分支预测方法 | ||
# 一种计算存储一体的分布式计算机架构 | |||
# 超标量处理器中指令相关性检测的方法 | |||
受理专利 | 受理专利 | ||
# 一种基于现场可编程门阵列实现神经网络计算的方法 | # 一种基于现场可编程门阵列实现神经网络计算的方法 | ||
# 一种自生成神经网络构建方法 | # 一种自生成神经网络构建方法 | ||
第136行: | 第142行: | ||
: [[杨旭 | 杨旭 - Xu Yang]] | : [[杨旭 | 杨旭 - Xu Yang]] | ||
: [[郭德源 | 郭德源]] - [[Deyuan Guo | Deyuan Guo]] | : [[郭德源 | 郭德源]] - [[Deyuan Guo | Deyuan Guo]] | ||
: [[Yuan Liu | 刘源 - Yuan Liu]] | : [[Yuan Liu | 刘源 - Yuan Liu]] | ||
* 指令集文档下载 | * 指令集文档下载 |
2019年2月9日 (六) 04:31的版本
欢迎访问 清华大学数字信号处理器课题组!
|
|
Copyright © 2009-2016 DSP Laboratory, Institute of Microelectronics, Tsinghua University. All Rights Reserved. 清华大学微电子所数字信号处理器实验室 版权所有.