首页:修订间差异
来自清华大学高性能处理器实验室
跳到导航跳到搜索
小 (→◇ 科研成果展示) |
|||
(未显示同一用户的47个中间版本) | |||
第17行: | 第17行: | ||
本课题组隶属于清华大学微电子所,主要从事高性能数字信号处理器系统设计研究。 | 本课题组隶属于清华大学微电子所,主要从事高性能数字信号处理器系统设计研究。 | ||
课题组目前包括孙义和教授,[[何虎]]副教授,[[杨旭]]副教授,[[郭德源]],麻军平,李正兴。 目前组内有博士研究生1名,硕士研究生7名。 | |||
* '''主要专注方向''' | * '''主要专注方向''' | ||
第23行: | 第23行: | ||
** 处理器指令精度模拟器研究 | ** 处理器指令精度模拟器研究 | ||
** 并行程序设计模型与编译技术 | ** 并行程序设计模型与编译技术 | ||
** 多核、众核片上系统 | ** 多核、众核片上系统 | ||
** 片上网络(NoC)设计 | ** 片上网络(NoC)设计 | ||
** | ** 神经网络,类脑计算 | ||
|- | |- | ||
第44行: | 第34行: | ||
=== ◇ 科研成果展示 === | === ◇ 科研成果展示 === | ||
|- | |||
| | |||
[[File:enn.png|150px|thumb|Evolution Neural Network]] | |||
* '''进化神经网''' | |||
** 依靠计算能力实现的人工神经网不具备强(通用)人工智能的能力 | |||
** 与其破解生物神经网实现智能的奥秘,不如从头实现神经网进化过程 | |||
** 进化神经网通过构建神经网进化环境,采用优胜劣汰的进化法则实现神经网的进化 | |||
** 进化过程带有很强的随机性,进化出来的神经网不确定性高,期望通过这种方式发现具备强智能的人工神经网 | |||
** 由于进化过程指引万千,进化过程计算量过于巨大,目前采用果蝇复眼神经网为进化对象 | |||
|- | |||
| | |||
[[File:Pim.jpg|200px|thumb|Processing In Memory]] | |||
* '''Processing In Memory''' [[File:thu-dsp-logo-60x44.bmp|20px]]''PIM'' | |||
** 清华大学微电子所与三星半导体成立了联合实验室; | |||
** 存储器计算架构研究就是该联合实验室研究课题之一; | |||
** 项目目标是在传统DDR存储器中三维集成一个专用数据处理器; | |||
** 通过分布式计算将部分数据处理任务从CPU分配到DDR存储器; | |||
** 这样既可以简化主控CPU的设计复杂度,降低功耗,又可以提高存储器访问效率; | |||
** 最终实现存储器计算架构; | |||
** 目前该项目已经完成了基于gem5模拟的架构设计任务,提出了PIM编程范式,模拟器模拟结果符合预期; | |||
** 目前该项目进入FPGA实现阶段。 | |||
|- | |- | ||
| | | | ||
[[File:Lily.jpg|thumb|Lily处理器架构]] | [[File:Lily.jpg|thumb|Lily处理器架构]] | ||
* '''可配置超长指令字处理器''' [[File:thu-dsp-logo-60x44.bmp|20px]]''Lily'' | * '''可配置超长指令字处理器''' [[File:thu-dsp-logo-60x44.bmp|20px]]''Lily'' | ||
** | ** 在2006年信息产业部集成电路发展资金的资助下,清华大学数字信号处理器实验室开始了商业化DSP的研究,开发代号LILY; | ||
** 体系结构相关论文“Architecture Design of A Variable Length Instruction Set VLIW DSP”刊发于清华学报英文版; | ** 体系结构相关论文“Architecture Design of A Variable Length Instruction Set VLIW DSP”刊发于清华学报英文版; | ||
** 申请了两项体系结构专利(200810006836.7,200810101451.9); | ** 申请了两项体系结构专利(200810006836.7,200810101451.9); | ||
第55行: | 第67行: | ||
** 在LILY的基础上,研制出VLIW/RISC融合型通用处理器LILY2。该处理器吸收了VLIW显示并行,低功耗的优点,又同时具备通用RISC处理器编程友好的特点; | ** 在LILY的基础上,研制出VLIW/RISC融合型通用处理器LILY2。该处理器吸收了VLIW显示并行,低功耗的优点,又同时具备通用RISC处理器编程友好的特点; | ||
** LILY2目前完成了RTL和GCC编译器,gem5模拟器等设计工作。 | ** LILY2目前完成了RTL和GCC编译器,gem5模拟器等设计工作。 | ||
** 基于通用处理器指令集的LILY2架构处理器已经完成RTL设计,通用性能和DSP性能均优于同类处理器。 | |||
** 基于Lily架构的高性能密码处理器已经应用在中星微高清视频监控系统芯片中。目前已经流片量产。 | ** 基于Lily架构的高性能密码处理器已经应用在中星微高清视频监控系统芯片中。目前已经流片量产。 | ||
[[File:Svac_chip.jpg|150px]] | [[File:Svac_chip.jpg|150px]] [[File:Svac_layout.jpg|210px]] | ||
[[File:Svac_layout.jpg|210px]] | |||
|- | |- | ||
| | | | ||
第81行: | 第93行: | ||
|- | |- | ||
| | | | ||
# | 授权专利 | ||
# | # 一种超长指令字处理的方法和装置 | ||
# | # 一种超长指令字指令并行执行方法及装置 | ||
# | # 完成两次乘法两次加法两次位移的微处理器实现方法 | ||
# | # 微处理器(CN201010033646.1) | ||
# | # 一种多周期指令执行方法和装置 | ||
# | # 支持同时多线程的超长指令字处理器结构 | ||
# | # 一种交替访问寄存器的装置及其方法 | ||
# 融合了顺序和VLIW的处理器体系结构及指令执行方法 | |||
受理专利 | |||
# 一种计算存储一体的分布式计算机架构 | |||
# 扩展处理器寄存器堆容量的方法 | |||
# 一种支持超标量与超长指令字混合架构处理器的分支预测方法 | |||
# 一种基于现场可编程门阵列实现神经网络计算的方法 | |||
# 一种以现场可编程门阵列的逻辑片为基本单元模拟生物神经元网络的方法 | |||
# 一种基于进化算法的自适应学习神经网络实现方法 | |||
# 一种自生成神经网络构建方法 | |||
|- | |- | ||
|} | |} | ||
第112行: | 第134行: | ||
* 密码处理器IP | * 密码处理器IP | ||
: [[media: | : [[media:密码处理器介绍.pdf | 密码处理器IP(CDSP)简介]] | ||
* 开源软件工具链开发 | * 开源软件工具链开发 | ||
第139行: | 第161行: | ||
<font size="1"> | <font size="1"> | ||
Copyright © 2009- | Copyright © 2009-2016 DSP Laboratory, Institute of Microelectronics, Tsinghua University. All Rights Reserved. 清华大学微电子所数字信号处理器实验室 版权所有. | ||
</font> | </font> |
2016年10月20日 (四) 01:46的版本
欢迎访问 清华大学数字信号处理器课题组!
|
|
Copyright © 2009-2016 DSP Laboratory, Institute of Microelectronics, Tsinghua University. All Rights Reserved. 清华大学微电子所数字信号处理器实验室 版权所有.