首页:修订间差异
来自清华大学高性能处理器实验室
跳到导航跳到搜索
(未显示同一用户的2个中间版本) | |||
第23行: | 第23行: | ||
** 处理器指令精度模拟器研究 | ** 处理器指令精度模拟器研究 | ||
** 并行程序设计模型与编译技术 | ** 并行程序设计模型与编译技术 | ||
** 多核、众核片上系统 | ** 多核、众核片上系统 | ||
** 片上网络(NoC)设计 | ** 片上网络(NoC)设计 | ||
第37行: | 第36行: | ||
|- | |- | ||
| | | | ||
[[File:enn.png|150px|thumb|Evolution Neural Network]] | |||
* '''进化神经网''' | * '''进化神经网''' | ||
** 依靠计算能力实现的人工神经网不具备强(通用)人工智能的能力 | |||
** | |||
** 与其破解生物神经网实现智能的奥秘,不如从头实现神经网进化过程 | ** 与其破解生物神经网实现智能的奥秘,不如从头实现神经网进化过程 | ||
** 进化神经网通过构建神经网进化环境,采用优胜劣汰的进化法则实现神经网的进化 | ** 进化神经网通过构建神经网进化环境,采用优胜劣汰的进化法则实现神经网的进化 | ||
** | ** 进化过程带有很强的随机性,进化出来的神经网不确定性高,期望通过这种方式发现具备强智能的人工神经网 | ||
** 由于进化过程指引万千,进化过程计算量过于巨大,目前采用果蝇复眼神经网为进化对象 | |||
|- | |- | ||
第54行: | 第54行: | ||
** 这样既可以简化主控CPU的设计复杂度,降低功耗,又可以提高存储器访问效率; | ** 这样既可以简化主控CPU的设计复杂度,降低功耗,又可以提高存储器访问效率; | ||
** 最终实现存储器计算架构; | ** 最终实现存储器计算架构; | ||
** | ** 目前该项目已经完成了基于gem5模拟的架构设计任务,提出了PIM编程范式,模拟器模拟结果符合预期; | ||
** 目前该项目进入FPGA实现阶段。 | |||
|- | |- | ||
| | | |
2016年10月20日 (四) 01:46的版本
欢迎访问 清华大学数字信号处理器课题组!
|
|
Copyright © 2009-2016 DSP Laboratory, Institute of Microelectronics, Tsinghua University. All Rights Reserved. 清华大学微电子所数字信号处理器实验室 版权所有.