首页:修订间差异
来自清华大学高性能处理器实验室
跳到导航跳到搜索
(→◇ 专利列表) |
|||
(未显示同一用户的2个中间版本) | |||
第23行: | 第23行: | ||
** 处理器指令精度模拟器研究 | ** 处理器指令精度模拟器研究 | ||
** 并行程序设计模型与编译技术 | ** 并行程序设计模型与编译技术 | ||
** 多核、众核片上系统 | ** 多核、众核片上系统 | ||
** 片上网络(NoC)设计 | ** 片上网络(NoC)设计 | ||
第50行: | 第49行: | ||
* '''Processing In Memory''' [[File:thu-dsp-logo-60x44.bmp|20px]]''PIM'' | * '''Processing In Memory''' [[File:thu-dsp-logo-60x44.bmp|20px]]''PIM'' | ||
** 清华大学微电子所与三星半导体成立了联合实验室; | ** 清华大学微电子所与三星半导体成立了联合实验室; | ||
** | ** 计算存储一体架构研究就是该联合实验室研究课题之一; | ||
** 项目目标是在传统DDR存储器中三维集成一个专用数据处理器; | ** 项目目标是在传统DDR存储器中三维集成一个专用数据处理器; | ||
** 通过分布式计算将部分数据处理任务从CPU分配到DDR存储器; | ** 通过分布式计算将部分数据处理任务从CPU分配到DDR存储器; | ||
第103行: | 第102行: | ||
# 一种交替访问寄存器的装置及其方法 | # 一种交替访问寄存器的装置及其方法 | ||
# 融合了顺序和VLIW的处理器体系结构及指令执行方法 | # 融合了顺序和VLIW的处理器体系结构及指令执行方法 | ||
# 一种支持超标量与超长指令字混合架构处理器的分支预测方法 | |||
受理专利 | 受理专利 | ||
# 一种计算存储一体的分布式计算机架构 | # 一种计算存储一体的分布式计算机架构 | ||
# 扩展处理器寄存器堆容量的方法 | # 扩展处理器寄存器堆容量的方法 | ||
# 一种基于现场可编程门阵列实现神经网络计算的方法 | # 一种基于现场可编程门阵列实现神经网络计算的方法 | ||
# 一种以现场可编程门阵列的逻辑片为基本单元模拟生物神经元网络的方法 | # 一种以现场可编程门阵列的逻辑片为基本单元模拟生物神经元网络的方法 |
2017年5月7日 (日) 00:31的版本
欢迎访问 清华大学数字信号处理器课题组!
|
|
Copyright © 2009-2016 DSP Laboratory, Institute of Microelectronics, Tsinghua University. All Rights Reserved. 清华大学微电子所数字信号处理器实验室 版权所有.