首页:修订间差异
来自清华大学高性能处理器实验室
跳到导航跳到搜索
(未显示同一用户的47个中间版本) | |||
第17行: | 第17行: | ||
本课题组隶属于清华大学微电子所,主要从事高性能数字信号处理器系统设计研究。 | 本课题组隶属于清华大学微电子所,主要从事高性能数字信号处理器系统设计研究。 | ||
课题组目前包括孙义和教授,[[何虎]]副教授,[[杨旭]] | 课题组目前包括孙义和教授,[[何虎]]副教授,[[杨旭]]副教授,[[郭德源]],麻军平,李正兴。 目前组内有博士研究生侯毓敏,硕士研究生尚瑛杰、赵烁。 | ||
* '''主要专注方向''' | * '''主要专注方向''' | ||
** 高性能数字信号处理器(DSP)设计 | ** 高性能数字信号处理器(DSP)设计 | ||
** | ** 计算存储一体计算机体系架构 | ||
** | ** 仿生生长型神经网络 | ||
|- | |- | ||
第37行: | 第33行: | ||
|- | |- | ||
| | | | ||
* ''' | [[File:LilyARM_pipeline.jpg|400px|thumb|LilyARM处理器架构]] | ||
* '''超标量(Superscalar)/超长指令字(VLIW)混合架构处理器'''[[File:thu-dsp-logo-60x44.bmp|20px]]''LilyARM'' | |||
** 采用超标量和超长指令字混合流水线设计技术(11级流水线) | |||
** 在六发射VLIW流水线基础上实现双发射超标量指令执行 | |||
** 首次实现VLIW流水线分支预测功能 | |||
** 兼容ARM v7a 指令集,1.9DMIPS/MHz,实测频率150MHz | |||
** 实现了模拟电路隐蔽型硬件木马和抗硬件木马设计(R2D2: Runtime Reassurance and Detection of A2 Trojan Accepted by HOST2018) | |||
** 集成了嵌入式1Mb的ReRAM | |||
[[File:Merlin.jpg|240px|Merlin Die]] [[File:Merlin_chip.jpg|180px|Merlin Chip]] | |||
|- | |||
| | |||
[[File:enn.png|150px|thumb|Evolution Neural Network]] | [[File:enn.png|150px|thumb|Evolution Neural Network]] | ||
** | * '''仿生型自生长神经网''' | ||
** | ** 依靠计算能力实现的人工神经网不具备强(通用)人工智能的能力 | ||
** | ** 生物神经网既有精巧的信号处理网络,也有鲁棒性高,通用性好的学习网络 | ||
** | ** 生物网络天生具备因果学习机制,能够进行因果的学习和推理 | ||
** 生物神经网络具备后天生长特性,可以增加神经网络原来不具备的功能 | |||
** 生物神经网的记忆是分布式的,采用内容提取记忆的方式 | |||
** 最新成果:Xu Yang, Guo Liu, Songgaojun Deng, Zichao Wei, Hu He*, Yingjie Shang, Ning Deng. Artif Intell Rev (2018). https://doi.org/10.1007/s10462-018-9626-2 | |||
|- | |- | ||
| | | | ||
第49行: | 第57行: | ||
* '''Processing In Memory''' [[File:thu-dsp-logo-60x44.bmp|20px]]''PIM'' | * '''Processing In Memory''' [[File:thu-dsp-logo-60x44.bmp|20px]]''PIM'' | ||
** 清华大学微电子所与三星半导体成立了联合实验室; | ** 清华大学微电子所与三星半导体成立了联合实验室; | ||
** | ** 计算存储一体架构研究就是该联合实验室研究课题之一; | ||
** 项目目标是在传统DDR存储器中三维集成一个专用数据处理器; | ** 项目目标是在传统DDR存储器中三维集成一个专用数据处理器; | ||
** 通过分布式计算将部分数据处理任务从CPU分配到DDR存储器; | ** 通过分布式计算将部分数据处理任务从CPU分配到DDR存储器; | ||
** 这样既可以简化主控CPU的设计复杂度,降低功耗,又可以提高存储器访问效率; | ** 这样既可以简化主控CPU的设计复杂度,降低功耗,又可以提高存储器访问效率; | ||
** 最终实现存储器计算架构; | ** 最终实现存储器计算架构; | ||
** | ** 完成了基于gem5模拟的架构设计任务,提出了PIM编程范式,模拟器模拟结果符合预期; | ||
** 完成了FPGA仿真过程,实现了主控CPU+LINUX以及PIM处理器原型验证。 | |||
** 目前正在完善软件编程模型。 | |||
|- | |- | ||
| | | | ||
第66行: | 第76行: | ||
** 在LILY的基础上,研制出VLIW/RISC融合型通用处理器LILY2。该处理器吸收了VLIW显示并行,低功耗的优点,又同时具备通用RISC处理器编程友好的特点; | ** 在LILY的基础上,研制出VLIW/RISC融合型通用处理器LILY2。该处理器吸收了VLIW显示并行,低功耗的优点,又同时具备通用RISC处理器编程友好的特点; | ||
** LILY2目前完成了RTL和GCC编译器,gem5模拟器等设计工作。 | ** LILY2目前完成了RTL和GCC编译器,gem5模拟器等设计工作。 | ||
** 基于通用处理器指令集的LILY2架构处理器已经完成RTL设计,通用性能和DSP性能均优于同类处理器。 | |||
** 基于Lily架构的高性能密码处理器已经应用在中星微高清视频监控系统芯片中。目前已经流片量产。 | ** 基于Lily架构的高性能密码处理器已经应用在中星微高清视频监控系统芯片中。目前已经流片量产。 | ||
[[File:Svac_chip.jpg|150px]] [[File:Svac_layout.jpg|210px]] | [[File:Svac_chip.jpg|150px|SVAC SoC Chip]] [[File:Svac_layout.jpg|210px|SVAC SoC Die]] | ||
|- | |- | ||
| | | | ||
第100行: | 第111行: | ||
# 一种交替访问寄存器的装置及其方法 | # 一种交替访问寄存器的装置及其方法 | ||
# 融合了顺序和VLIW的处理器体系结构及指令执行方法 | # 融合了顺序和VLIW的处理器体系结构及指令执行方法 | ||
# 一种支持超标量与超长指令字混合架构处理器的分支预测方法 | # 一种支持超标量与超长指令字混合架构处理器的分支预测方法 | ||
# 一种以现场可编程门阵列的逻辑片为基本单元模拟生物神经元网络的方法 | # 一种以现场可编程门阵列的逻辑片为基本单元模拟生物神经元网络的方法 | ||
# 一种基于进化算法的自适应学习神经网络实现方法 | # 一种基于进化算法的自适应学习神经网络实现方法 | ||
受理专利 | |||
# 一种计算存储一体的分布式计算机架构 | |||
# 一种基于现场可编程门阵列实现神经网络计算的方法 | |||
# 一种自生成神经网络构建方法 | # 一种自生成神经网络构建方法 | ||
2018年3月18日 (日) 04:32的版本
欢迎访问 清华大学数字信号处理器课题组!
|
|
Copyright © 2009-2016 DSP Laboratory, Institute of Microelectronics, Tsinghua University. All Rights Reserved. 清华大学微电子所数字信号处理器实验室 版权所有.