首页:修订间差异
来自清华大学高性能处理器实验室
跳到导航跳到搜索
小 (→◇ 课题组简介) |
|||
(未显示同一用户的36个中间版本) | |||
第2行: | 第2行: | ||
<!-- Author: Deyuan Guo --> | <!-- Author: Deyuan Guo --> | ||
<!-- Copyright ? 2009-2013 DSP Laboratory, Institute of Microelectronics, Tsinghua University. --> | <!-- Copyright ? 2009-2013 DSP Laboratory, Institute of Microelectronics, Tsinghua University. --> | ||
欢迎访问 | 欢迎访问 清华大学数字信号处理器实验室! | ||
<!-- Two columns --> | <!-- Two columns --> | ||
第10行: | 第10行: | ||
{| class="wikitable" width="99%" style="border;1px" | {| class="wikitable" width="99%" style="border;1px" | ||
| | |||
=== ◇ | |||
=== ◇ 实验室简介 === | |||
|- | |- | ||
| | | | ||
本实验室隶属于清华大学微电子所,主要从事高性能处理器系统设计,类人智能研究。 | |||
实验室目前包括孙义和教授,[[何虎]]副教授,[[杨旭]]副教授,[[郭德源]],麻军平,王旭,李丽斯,李源,侯毓敏博士。 研究生尚瑛杰、赵烁,范军,董丽亚,张坤宁,孙庆斌,巩杰,王麒淋,吴茜凤。 | |||
* '''主要专注方向''' | * '''主要专注方向''' | ||
** 高性能数字信号处理器(DSP)设计 | ** 高性能数字信号处理器(DSP)设计 | ||
** 嵌入式高性能CPU IP设计 | |||
** 计算存储一体计算机体系架构 | ** 计算存储一体计算机体系架构 | ||
** | ** 仿生型脉冲神经网络 | ||
|- | |- | ||
第28行: | 第30行: | ||
{| class="wikitable" width="99%" style="border;1px" | {| class="wikitable" width="99%" style="border;1px" | ||
| | |||
=== ◇ 科研成果展示 === | === ◇ 科研成果展示 === | ||
第38行: | 第40行: | ||
** 在六发射VLIW流水线基础上实现双发射超标量指令执行 | ** 在六发射VLIW流水线基础上实现双发射超标量指令执行 | ||
** 首次实现VLIW流水线分支预测功能 | ** 首次实现VLIW流水线分支预测功能 | ||
** 兼容ARM v7a 指令集,1.9DMIPS/MHz,实测频率150MHz | ** 兼容ARM v7a 指令集,1.9DMIPS/MHz,实测频率150MHz(@SMIC130nm) | ||
** 实现了模拟电路隐蔽型硬件木马和抗硬件木马设计(R2D2: Runtime Reassurance and Detection of A2 Trojan Accepted by | ** 实现了模拟电路隐蔽型硬件木马和抗硬件木马设计(R2D2: Runtime Reassurance and Detection of A2 Trojan Accepted by HOST 2018 and TCAD) | ||
** 集成了嵌入式1Mb的ReRAM | ** 集成了嵌入式1Mb的ReRAM | ||
** 与厦门半导体投资集团有限公司合作,开发高性能RISC-V指令集嵌入式CPU IP。开发代号Egret。 | |||
[[File:Merlin.jpg|240px|Merlin Die]] [[File:Merlin_chip.jpg|180px|Merlin Chip]] | [[File:Merlin.jpg|240px|Merlin Die]] [[File:Merlin_chip.jpg|180px|Merlin Chip]] | ||
|- | |- | ||
第51行: | 第54行: | ||
** 生物神经网络具备后天生长特性,可以增加神经网络原来不具备的功能 | ** 生物神经网络具备后天生长特性,可以增加神经网络原来不具备的功能 | ||
** 生物神经网的记忆是分布式的,采用内容提取记忆的方式 | ** 生物神经网的记忆是分布式的,采用内容提取记忆的方式 | ||
** | ** 最新成果:He Hu, Shang Yingjie, Yang Xu, Deng Ning, etc., Constructing an Associative Memory System Using Spiking Neural Network, Frontiers in Neuroscience,https://www.frontiersin.org/article/10.3389/fnins.2019.00650 ; He H, Yang X, Xu Z, Deng N, Shang Y, et al. (2019) Implementing artificial neural networks through bionic construction. PLOS ONE 14(2): e0212368. https://doi.org/10.1371/journal.pone.0212368; Xu Yang, Guo Liu, Songgaojun Deng, Zichao Wei, Hu He*, Yingjie Shang, Ning Deng. Artif Intell Rev (2018). https://doi.org/10.1007/s10462-018-9626-2 | ||
|- | |- | ||
| | | | ||
第65行: | 第68行: | ||
** 完成了FPGA仿真过程,实现了主控CPU+LINUX以及PIM处理器原型验证。 | ** 完成了FPGA仿真过程,实现了主控CPU+LINUX以及PIM处理器原型验证。 | ||
** 目前正在完善软件编程模型。 | ** 目前正在完善软件编程模型。 | ||
**最新成果:A Processing-in-Memory Architecture Programming Paradigm for Wireless Internet-of-Things Applications. Sensors 2019, 19(1), 140; https://dx.doi.org/10.3390/s19010140 | |||
|- | |- | ||
| | | | ||
第78行: | 第82行: | ||
** 基于通用处理器指令集的LILY2架构处理器已经完成RTL设计,通用性能和DSP性能均优于同类处理器。 | ** 基于通用处理器指令集的LILY2架构处理器已经完成RTL设计,通用性能和DSP性能均优于同类处理器。 | ||
** 基于Lily架构的高性能密码处理器已经应用在中星微高清视频监控系统芯片中。目前已经流片量产。 | ** 基于Lily架构的高性能密码处理器已经应用在中星微高清视频监控系统芯片中。目前已经流片量产。 | ||
** 北京中星微电子有限公司和清华大学获得2018年度北京市科学技术一等奖。 | |||
** 论文:CDSP: A Solution for Privacy and Security of Multimedia Information Processing in Industrial Big Data and Internet of Things, https://doi.org/10.3390/s19030556 | |||
[[File:Svac_chip.jpg|150px|SVAC SoC Chip]] [[File:Svac_layout.jpg|210px|SVAC SoC Die]] | [[File:Svac_chip.jpg|150px|SVAC SoC Chip]] [[File:Svac_layout.jpg|210px|SVAC SoC Die]] | ||
|- | |- | ||
第97行: | 第103行: | ||
{| class="wikitable" width="99%" style="border;1px" | {| class="wikitable" width="99%" style="border;1px" | ||
| | |||
=== ◇ 专利列表 === | === ◇ 专利列表 === | ||
第112行: | 第118行: | ||
# 融合了顺序和VLIW的处理器体系结构及指令执行方法 | # 融合了顺序和VLIW的处理器体系结构及指令执行方法 | ||
# 一种支持超标量与超长指令字混合架构处理器的分支预测方法 | # 一种支持超标量与超长指令字混合架构处理器的分支预测方法 | ||
# 一种改进型PAp分支预测方法 | |||
# 一种计算存储一体的分布式计算机架构 | |||
# 超标量处理器中指令相关性检测的方法 | |||
# 一种以现场可编程门阵列的逻辑片为基本单元模拟生物神经元网络的方法 | # 一种以现场可编程门阵列的逻辑片为基本单元模拟生物神经元网络的方法 | ||
# 一种基于进化算法的自适应学习神经网络实现方法 | # 一种基于进化算法的自适应学习神经网络实现方法 | ||
# 一种基于现场可编程门阵列实现神经网络计算的方法 | |||
# 一种自生成神经网络构建方法 | |||
受理专利 | 受理专利 | ||
# | #一种脉冲神经网络的多层训练算法 | ||
|- | |- | ||
第135行: | 第144行: | ||
: [[杨旭 | 杨旭 - Xu Yang]] | : [[杨旭 | 杨旭 - Xu Yang]] | ||
: [[郭德源 | 郭德源]] - [[Deyuan Guo | Deyuan Guo]] | : [[郭德源 | 郭德源]] - [[Deyuan Guo | Deyuan Guo]] | ||
: [[Yuan Liu | 刘源 - Yuan Liu]] | : [[Yuan Liu | 刘源 - Yuan Liu]] | ||
* 指令集文档下载 | * 指令集文档下载 | ||
第155行: | 第163行: | ||
| | | | ||
* [http://www.ime.tsinghua.edu.cn 清华大学微电子所] | * [http://www.ime.tsinghua.edu.cn 清华大学微电子所] | ||
* [http://www.xmsig.com 厦门半导体投资集团有限公司] | |||
* [http://www.vimicro.com 中星微电子有限公司] | |||
* [http://hpc.cs.tsinghua.edu.cn 清华大学计算机系高性能所] | * [http://hpc.cs.tsinghua.edu.cn 清华大学计算机系高性能所] | ||
|- | |- | ||
|} | |} | ||
第170行: | 第178行: | ||
<font size="1"> | <font size="1"> | ||
Copyright © 2009- | Copyright © 2009-2019 DSP Laboratory, Institute of Microelectronics, Tsinghua University. All Rights Reserved. 清华大学微电子所数字信号处理器实验室 版权所有. | ||
</font> | </font> |
2019年7月3日 (三) 00:48的版本
欢迎访问 清华大学数字信号处理器实验室!
|
|
Copyright © 2009-2019 DSP Laboratory, Institute of Microelectronics, Tsinghua University. All Rights Reserved. 清华大学微电子所数字信号处理器实验室 版权所有.