首页:修订间差异
来自清华大学高性能处理器实验室
跳到导航跳到搜索
(未显示同一用户的14个中间版本) | |||
第10行: | 第10行: | ||
{| class="wikitable" width="99%" style="border;1px" | {| class="wikitable" width="99%" style="border;1px" | ||
| | |||
=== ◇ 实验室简介 === | === ◇ 实验室简介 === | ||
|- | |- | ||
第29行: | 第30行: | ||
{| class="wikitable" width="99%" style="border;1px" | {| class="wikitable" width="99%" style="border;1px" | ||
| | |||
=== ◇ 科研成果展示 === | === ◇ 科研成果展示 === | ||
第39行: | 第40行: | ||
** 在六发射VLIW流水线基础上实现双发射超标量指令执行 | ** 在六发射VLIW流水线基础上实现双发射超标量指令执行 | ||
** 首次实现VLIW流水线分支预测功能 | ** 首次实现VLIW流水线分支预测功能 | ||
** 兼容ARM v7a 指令集,1.9DMIPS/MHz,实测频率150MHz | ** 兼容ARM v7a 指令集,1.9DMIPS/MHz,实测频率150MHz(@SMIC130nm) | ||
** 实现了模拟电路隐蔽型硬件木马和抗硬件木马设计(R2D2: Runtime Reassurance and Detection of A2 Trojan Accepted by HOST 2018 and TCAD) | ** 实现了模拟电路隐蔽型硬件木马和抗硬件木马设计(R2D2: Runtime Reassurance and Detection of A2 Trojan Accepted by HOST 2018 and TCAD) | ||
** 集成了嵌入式1Mb的ReRAM | ** 集成了嵌入式1Mb的ReRAM | ||
** | ** 与厦门半导体投资集团有限公司合作,开发高性能RISC-V指令集嵌入式CPU IP。开发代号Egret。 | ||
[[File:Merlin.jpg|240px|Merlin Die]] [[File:Merlin_chip.jpg|180px|Merlin Chip]] | [[File:Merlin.jpg|240px|Merlin Die]] [[File:Merlin_chip.jpg|180px|Merlin Chip]] | ||
|- | |- | ||
第53行: | 第54行: | ||
** 生物神经网络具备后天生长特性,可以增加神经网络原来不具备的功能 | ** 生物神经网络具备后天生长特性,可以增加神经网络原来不具备的功能 | ||
** 生物神经网的记忆是分布式的,采用内容提取记忆的方式 | ** 生物神经网的记忆是分布式的,采用内容提取记忆的方式 | ||
** 最新成果:He H, Yang X, Xu Z, Deng N, Shang Y, et al. (2019) Implementing artificial neural networks through bionic construction. PLOS ONE 14(2): e0212368. https://doi.org/10.1371/journal.pone.0212368; Xu Yang, Guo Liu, Songgaojun Deng, Zichao Wei, Hu He*, Yingjie Shang, Ning Deng. Artif Intell Rev (2018). https://doi.org/10.1007/s10462-018-9626-2 | ** 最新成果:He Hu, Shang Yingjie, Yang Xu, Deng Ning, etc., Constructing an Associative Memory System Using Spiking Neural Network, Frontiers in Neuroscience,https://www.frontiersin.org/article/10.3389/fnins.2019.00650 ; He H, Yang X, Xu Z, Deng N, Shang Y, et al. (2019) Implementing artificial neural networks through bionic construction. PLOS ONE 14(2): e0212368. https://doi.org/10.1371/journal.pone.0212368; Xu Yang, Guo Liu, Songgaojun Deng, Zichao Wei, Hu He*, Yingjie Shang, Ning Deng. Artif Intell Rev (2018). https://doi.org/10.1007/s10462-018-9626-2 | ||
|- | |- | ||
| | | | ||
第102行: | 第103行: | ||
{| class="wikitable" width="99%" style="border;1px" | {| class="wikitable" width="99%" style="border;1px" | ||
| | |||
=== ◇ 专利列表 === | === ◇ 专利列表 === | ||
第117行: | 第118行: | ||
# 融合了顺序和VLIW的处理器体系结构及指令执行方法 | # 融合了顺序和VLIW的处理器体系结构及指令执行方法 | ||
# 一种支持超标量与超长指令字混合架构处理器的分支预测方法 | # 一种支持超标量与超长指令字混合架构处理器的分支预测方法 | ||
# 一种改进型PAp分支预测方法 | # 一种改进型PAp分支预测方法 | ||
# 一种计算存储一体的分布式计算机架构 | # 一种计算存储一体的分布式计算机架构 | ||
# 超标量处理器中指令相关性检测的方法 | # 超标量处理器中指令相关性检测的方法 | ||
# 一种以现场可编程门阵列的逻辑片为基本单元模拟生物神经元网络的方法 | |||
# 一种基于进化算法的自适应学习神经网络实现方法 | |||
# 一种基于现场可编程门阵列实现神经网络计算的方法 | |||
# 一种自生成神经网络构建方法 | |||
受理专利 | 受理专利 | ||
# | #一种脉冲神经网络的多层训练算法 | ||
|- | |- | ||
第161行: | 第163行: | ||
| | | | ||
* [http://www.ime.tsinghua.edu.cn 清华大学微电子所] | * [http://www.ime.tsinghua.edu.cn 清华大学微电子所] | ||
* [http://www.xmsig.com 厦门半导体投资集团有限公司] | |||
* [http://www.vimicro.com 中星微电子有限公司] | |||
* [http://hpc.cs.tsinghua.edu.cn 清华大学计算机系高性能所] | * [http://hpc.cs.tsinghua.edu.cn 清华大学计算机系高性能所] | ||
|- | |- | ||
|} | |} | ||
第176行: | 第178行: | ||
<font size="1"> | <font size="1"> | ||
Copyright © 2009- | Copyright © 2009-2019 DSP Laboratory, Institute of Microelectronics, Tsinghua University. All Rights Reserved. 清华大学微电子所数字信号处理器实验室 版权所有. | ||
</font> | </font> |
2019年7月3日 (三) 00:48的版本
欢迎访问 清华大学数字信号处理器实验室!
|
|
Copyright © 2009-2019 DSP Laboratory, Institute of Microelectronics, Tsinghua University. All Rights Reserved. 清华大学微电子所数字信号处理器实验室 版权所有.