查看“︁在研项目”︁的源代码

== 自然科学基金重点项目“SOC 设计的关键技术研究及传导语音SOC 实现”(60236020) ==

== 北京市重大科技项目“IP 技术研究与开发”（H020120150220） ==

== 清华大学国际合作项目“32 位浮点处理器设计研究” ==

== 清华大学校基金项目“超长指令字DSP编译器研究” ==

== 高等学校博士学科点专项科研基金“NoC 设计相关方法研究”（20050003083） ==

== 高性能片上网络 ==

随着集成电路技术的进步，晶体管的工作频率越来越高，但是金属互联线的性能和功耗却并没有同步提升，这使得通讯能力，而不是计算能力，成了制约多核乃至众核片上系统的瓶颈。片上网络的提出就是为了应对片上通讯的挑战。分析和研究片上通讯的特征和需求，提出并设计了为共享存储众核处理器优化的片上网络。这个设计辨识了片上网络中重要和不重要的数据流，并分别做了优化。较少的优化代价换来了大幅度的性能提升。参见文章： Z. Li, J. Wu, L. Shang, R. P. Dick, and Y. Sun, "Latency criticality aware on-chip communication," in Proc. Design, Automation & Test in Europe Conf., Apr. 2009.

== 信息产业部集成电路发展资金项目“高性能嵌入式DSP IP核” ==

开发一款高性能低功耗超长指令字数字信号处理器IP核。开发代号LILY。该处理器IP核具备：

双 MAC 32位定点 DSP，全局/本地寄存器堆架构(1个8x32，2个24x32)，组合 VLIW 和 SIMD 架构，具有向量扩展指令，同时发出多达 6(8) 条指令，可变指令宽度（16/32 位）以及定长指令包长度（256位），两级存储架构， 4G 字节的可寻址存储空间，32K字节的L1 程序和存储高速缓存，32K字节 L1 数据存储，程序和数据DMA，九级流水线，所有32位指令都可以有条件执行，频率200MHz(SMIC 0.13μm worst case)，30万等效门。

== 重大专项 ==

2009年至2010年：面向嵌入式实时系统的并行程序运行开发环境eMPI。本项目嵌入式实时系统具有多核，多处理器，实时性的特点。eMPI在该系统中为用户提供一种高效，并行的程序开发和运行环境。目前项目已经通过专项办验收。

2012年至2014年：研制高性能数字信号处理器工具软件，包括编译器，二进制工具集，指令精度和周期精度模拟器，调试器，库函数，操作系统支持等，构建完整软件开发环境。

== 云计算处理器 ==
[[File:Cloud_cpu.jpg|云计算处理器]]

基于众核处理器的云计算处理器是一个面向云服务器的高效集成众核处理器系统。提供安全，快速，集约的云计算服务支持。 我们的云计算服务器节点处理器采用Magnolia超长指令字处理器(微处理器 201010033646.1)。 互联采用高性能片上网络项目中研制的2D MESH网络。核间通讯采用MPI方式。

== 密码处理器IP ==

与北京中星微电子有限公司合作，在Lily DSP架构基础上，通过调整寄存器堆结构，设计特殊加解密指令，设计专用存储器访问方式，实现了AES，DES，3DES，SHA1，MD5，RSA等加解密算法。加解密处理器在TSMC 55nm工艺下360MHz以上。AES128加解密吞吐率452Mbps，3DES吞吐率316Mbps，SHA-1吞吐率583Mbps，MD5吞吐率567Mbps，RSA1024：240次每秒，RSA2048：40次每秒。

== 高性能WCDMA手持终端基带芯片研发 ==

与展讯通讯（上海）联合研发面向WCDMA的手持终端基带芯片。实验室负责其中基带数字信号处理器研制工作。目前已经完成指令集修订，体系结构设计和硬件详细设计，正在进行RTL和软件工具链的开发工作。