首页

欢迎访问 清华大学高性能处理器实验室！

◇ 实验室简介 本实验室隶属于清华大学微电子所，主要从事高性能处理器系统设计，类人智能研究。 实验室目前包括孙义和教授，何虎副教授，杨旭副教授，郭德源，陈晨，麻军平，王旭，李丽斯，李源，侯毓敏博士，赵烁，陈怀郁。博士研究生 李京洲，马鸣远，刘威，孙浩楠，硕士研究生 于芳菲，朱菁菁，艾宁智，申高花，王暖阳，王家灏，范辛晨，章逸文，王俣翰，谢文轩，刘乾亮，陈笑川，宋晓有。 主要专注方向 高性能数字信号处理器（DSP）设计 嵌入式高性能CPU IP设计 开源GPGPU 计算存储一体计算机体系架构 可解释因果学习算法 ◇ 科研成果展示 FT测试机台 半导体存储测试设备算法图形发生器（ALPG） 半导体存储测试设备中ALGP是产生测试向量的核心处理器； 采用VLIW架构设计，单周期支持最高512bit指令字； 单核ALPG在FPGA上运行频率在300MHz以上; 多核ALPG经过交织可以达到2GHz以上； 清华大学（集成电路学院）与深圳精智达技术股份有限公司成立新一代存储器测试系统联合研究中心； ALPG成功应用于精智达公司DRAM UDS通用测试机，老化测试机台（RDBI），终测测试机台（FT），并实现量产； UDS通用测试机全球首创，FT测试机台性能超越国外同类机台，达到世界先进水平。   乘影GPGPU架构 乘影开源GPGPU指令集架构及软硬件实现 乘影GPGPU是一款采用开源指令集RISC-V及其Vector扩展指令集设计的一款SIMT架构的GPGPU，也是世界首款基于RVV的GPGPU； 目前已经开源发布。发布地址为：https://github.com/THU-DSP-LAB/, https://www.gitlink.org.cn/thu-dsp-lab 开源代码包括乘影GPGPU源码，OpenCL工具链和spike仿真器; 与兆松科技合作开展乘影GPGPU OpenCL编译器开发； 乘影GPGPU既保持了RISC-V Vector指令集的优势，又利用了SIMT架构扩展性好的特点，实现了开源指令集高性能GPGPU的设计。 开源网站：https://OpenGPGPU.org.cn 成果发表在 . J. Li et al., "RISC-V-Based GPGPU With Vector Capabilities for High-Performance Computing," in IEEE Transactions on Very Large Scale Integration (VLSI) Systems, vol. 33, no. 8, pp. 2239-2251, Aug. 2025, doi: 10.1109/TVLSI.2025.3574427.   Egret CPU流水线架构 兼容RISC-V指令集的Egret CPUEgret CPU 与厦门半导体投资集团有限公司合作，开发高性能RISC-V指令集嵌入式CPU。开发代号Egret。 支持RV32IMADCV指令集； 支持内存管理及物理内存保护机制； 支持定时器中断、软件中断以及最多64个外部中断； I-Cache、D-Cache大小可配置，支持L1-Cache和L2-Cache； 提供配套的嵌入式操作系统和软件工具链； 指令并行度为2； 单核性能不低于1.8 DMIPS/MHz, 2.88Coremark/MHz； 采用SMIC 40nm LL工艺流片，频率不低于600MHz； 采用UMC 28nm工艺流片的双核RISC-V SoC预计于2021年7月流片； 与清华大学计算机系合作开发的RISC-V矢量扩展CPU于2020年12月流片，已经完成封装和测试。           LilyARM处理器架构 超标量(Superscalar)/超长指令字(VLIW)混合架构处理器LilyARM 采用超标量和超长指令字混合流水线设计技术（11级流水线） 在六发射VLIW流水线基础上实现双发射超标量指令执行 首次实现VLIW流水线分支预测功能 兼容ARM v7a 指令集，1.9DMIPS/MHz，实测频率150MHz(@SMIC130nm) 实现了模拟电路隐蔽型硬件木马和抗硬件木马设计 集成了嵌入式1Mb的ReRAM 成果发表在 Y. Hou, Hu He, etc., "On-Chip Analog Trojan Detection Framework for Microprocessor Trustworthiness," in IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, vol. 38, no. 10, pp. 1820-1830, Oct. 2019         仿生型自生长神经网 依靠计算能力实现的人工神经网不具备强（通用）人工智能的能力 生物神经网既有精巧的信号处理网络，也有鲁棒性高，通用性好的学习网络 生物网络天生具备因果学习机制，能够进行因果的学习和推理 生物神经网络具备后天生长特性，可以增加神经网络原来不具备的功能 生物神经网的记忆是分布式的，采用内容提取记忆的方式 最新成果：Hu He, Qilin Wang, Xu Yang, Yunlin Lei, Jian Cai, Ning Deng, A memory neural system built based on spiking neural network, Neurocomputing (2021) (https://www.sciencedirect.com/science/article/pii/S0925231221002988); He Hu, Shang Yingjie, Yang Xu, Deng Ning, etc., Constructing an Associative Memory System Using Spiking Neural Network, Frontiers in Neuroscience,https://www.frontiersin.org/article/10.3389/fnins.2019.00650 ; He H, Yang X, Xu Z, Deng N, Shang Y, et al. (2019) Implementing artificial neural networks through bionic construction. PLOS ONE 14(2): e0212368. https://doi.org/10.1371/journal.pone.0212368; Xu Yang, Guo Liu, Songgaojun Deng, Zichao Wei, Hu He*, Yingjie Shang, Ning Deng. Artif Intell Rev (2018). https://doi.org/10.1007/s10462-018-9626-2         Processing In Memory Processing In Memory PIM 清华大学微电子所与三星半导体成立了联合实验室； 计算存储一体架构研究就是该联合实验室研究课题之一； 项目目标是在传统DDR存储器中三维集成一个专用数据处理器； 通过分布式计算将部分数据处理任务从CPU分配到DDR存储器； 这样既可以简化主控CPU的设计复杂度，降低功耗，又可以提高存储器访问效率； 最终实现存储器计算架构； 完成了基于gem5模拟的架构设计任务，提出了PIM编程范式，模拟器模拟结果符合预期； 完成了FPGA仿真过程，实现了主控CPU+LINUX以及PIM处理器原型验证。 目前正在完善软件编程模型。 最新成果：A Processing-in-Memory Architecture Programming Paradigm for Wireless Internet-of-Things Applications. Sensors 2019, 19(1), 140; https://dx.doi.org/10.3390/s19010140 Lily处理器架构 可配置超长指令字处理器 Lily 在2006年信息产业部集成电路发展资金的资助下，清华大学数字信号处理器实验室开始了商业化DSP的研究，开发代号LILY； 体系结构相关论文“Architecture Design of A Variable Length Instruction Set VLIW DSP”刊发于清华学报英文版； 申请了两项体系结构专利（200810006836.7，200810101451.9）； 该处理器拥有最高8路功能单元的VLIW内核设计，拥有两级缓存； 完善的软件工具链，包括：基于Open64的C编译器，基于Binutils的二进制工具链，RTL级指令精度仿真器ISS，基于gem5的软件模拟器； 在LILY的基础上，研制出VLIW/RISC融合型通用处理器LILY2。该处理器吸收了VLIW显示并行，低功耗的优点，又同时具备通用RISC处理器编程友好的特点； LILY2目前完成了RTL和GCC编译器，gem5模拟器等设计工作。 基于通用处理器指令集的LILY2架构处理器已经完成RTL设计，通用性能和DSP性能均优于同类处理器。 基于Lily架构的高性能密码处理器已经应用在中星微高清视频监控系统芯片中。目前已经流片量产。 北京中星微电子有限公司和清华大学获得2018年度北京市科学技术一等奖。 论文：CDSP: A Solution for Privacy and Security of Multimedia Information Processing in Industrial Big Data and Internet of Things, https://doi.org/10.3390/s19030556        Magnolia处理器架构 VLIW架构通用处理器 Magnolia 2009年设计完成的一款面向通用应用的的超长指令字处理器，开发代号Magnolia； 该处理器利用VLIW架构提高指令并行度，并且设计了定点和浮点向量单元，提高数据并行度； 32位指令宽度下，拥有近900条定点，浮点和向量指令； 申请多项体系结构专利，并发表多篇论文； 基于Open64的高性能C编译器，研究并提供编译器自动向量化支持； 基于Gem5的模拟器支持程序级和操作系统级的周期精度模拟； 基于Binutils的GNU标准二进制工具； 里程碑(2011.12.28)：Magnolia DSP 的完整软件工具链开发完成，包括Gem5(仿真器)、Binutils(汇编器/链接器等二进制工具)、Open64(C编译器)、Newlib(C函数库)、GDB(调试器)，并且实现了通过共享内存通信的多核仿真。通过gcc.c-torture、Dhrystone等大量测试，整个软件工具链构成有机整体，处于较成熟稳定的状态。 更多科研成果... ◇ 专利列表 授权专利 一种超长指令字处理的方法和装置 一种超长指令字指令并行执行方法及装置 完成两次乘法两次加法两次位移的微处理器实现方法 微处理器（CN201010033646.1） 一种多周期指令执行方法和装置 支持同时多线程的超长指令字处理器结构 一种交替访问寄存器的装置及其方法 融合了顺序和VLIW的处理器体系结构及指令执行方法 一种支持超标量与超长指令字混合架构处理器的分支预测方法 一种改进型PAp分支预测方法 一种计算存储一体的分布式计算机架构 超标量处理器中指令相关性检测的方法 一种以现场可编程门阵列的逻辑片为基本单元模拟生物神经元网络的方法 一种基于进化算法的自适应学习神经网络实现方法　 一种基于现场可编程门阵列实现神经网络计算的方法 一种自生成神经网络构建方法　 受理专利 一种脉冲神经网络的多层训练算法

快速导航 成员个人主页 何虎　 - Hu He 杨旭　 - Xu Yang 郭德源 - Deyuan Guo 刘源　 - Yuan Liu 指令集文档下载 Lily指令集 Magnolia指令集 Lily2指令集 密码处理器IP 密码处理器IP(CDSP)简介 开源软件工具链开发 DSPDEV Website 友情链接 清华大学微电子所 厦门半导体投资集团有限公司 中星微电子有限公司 清华大学计算机系高性能所

---

Copyright © 2009-2025 DSP Laboratory, Institute of Microelectronics, Tsinghua University. All Rights Reserved. 清华大学微电子所数字信号处理器实验室 版权所有.